Verilogのプリプロセッサを試しに作ってみました。 今はifdef/else/endifくらいしか対応していないのでほぼ使えませんが、一応risc vのソースコードに適用できてました。 以下にソースコードと実行方法を示します。 ソースコード RTL_View/rtl_preprocess.py…